

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 59-004028

(43)Date of publication of application : 10.01.1984

(51)Int.Cl.

H01L 21/302

(21)Application number : 57-113132

(71)Applicant : FUJITSU LTD

(22)Date of filing : 30.06.1982



(72)Inventor : KOYAMA KENJI
TAKASAKI KANETAKE
SUGITA MASAO

(54) MANUFACTURING DEVICE OF SEMICONDUCTOR

(57)Abstract:

PURPOSE: To obtain uniform plasma by forming gas blow-off ports in rectangles of long circumferential length while disposing a porous plate onto the gas blow-off ports in an etching device in which an upper electrode with the gas blow-off ports and a lower electrode are set up into a chamber, while a semiconductor wafer is disposed onto the lower electrode and plasma discharge is generated in the chamber.

CONSTITUTION: A gas intake 2 connected to a high frequency generating section 8 while its upper end being penetrated is inserted into the chamber 7 constituting the plasma etching device, and the upper electrode 1' is set up to the lower end of the gas intake. A wide electrode section 3' with a large number of slits 4' is fitted to the electrode 1' at that time, but the slits 4' are not formed in mere holes but formed to slit shapes of comparatively long circumferential length while one porous plate 11 is set up onto the slits, and the electrode 1' is formed to a box shape. The normal lower electrode 5 is fitted to the lower section of the upper electrode 1', the wafer 9 is placed into the lower electrode, and plasma is generated between the electrodes 1' and 5. Accordingly, plasma is made uniform, and an excellent etching effect is obtained.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑬ 日本国特許庁 (JP)

⑪ 特許出願公開

⑫ 公開特許公報 (A)

昭59—4028

⑤ Int. Cl.³
H 01 L 21/302

識別記号

庁内整理番号
8223—5 F

⑬ 公開 昭和59年(1984)1月10日

発明の数 1
審査請求 未請求

(全 4 頁)

⑭ 半導体製造装置

川崎市中原区上小田中1015番地
富士通株式会社内

⑯ 特 願 昭57—113132

⑰ 発 明 者 杉田正夫

⑱ 出 願 昭57(1982)6月30日

川崎市中原区上小田中1015番地
富士通株式会社内

⑲ 発 明 者 小山堅二

⑳ 出 願 人 富士通株式会社

川崎市中原区上小田中1015番地
富士通株式会社内

川崎市中原区上小田中1015番地

㉑ 発 明 者 高崎金剛

㉒ 代 理 人 弁理士 松岡宏四郎

明 細 書

1. 発明の名称

半導体製造装置

2. 特許請求の範囲

(1) チャンバ内にガス吹出し口を有する上部電極と下部電極を備え、下部電極にウエハを載置し該チャンバ内にガスを充填してプラズマ放電させてなる半導体製造装置において、上記上部電極のガス吹出し口の面積に対し周長の割合の大きい適宜形状の開口部を設けてなることを特徴とする半導体製造装置。

(2) 該上部電極内にガス吹出し口開口部を覆う多孔板を設けてなることを特徴とする特許請求の範囲第1項記載の半導体製造装置。

(3) 上部電極部のガス吹出し口が楕円形状をなすことを特徴とする特許請求の範囲第1項記載の半導体製造装置。

(4) 上部電極部のガス吹出し口がスリット状をなすことを特徴とする特許請求の範囲第1項記載の半導体製造装置。

3. 発明の詳細な説明

(1) 発明の技術分野

本発明は半導体の製造装置にかかり、特にプラズマCVD若しくはプラズマエッチングのための電極構造を有する半導体製造装置に関する。

(2) 技術の背景

近年、例えばMOSIC製造工程時に多結晶Si, SiO₂, PSG (ボスフォシリケートガラス)等はCVD法によって形成されている。しかし、CVD法は耐温性、ブラック等の点で問題があるため、最近プラズマ反応を用いたすなわち低温で反応をおこし薄膜を形成させるプラズマCVD法が行われるようになってきた。

(3) 従来技術と問題点

第1図(a)乃至(c)は、従来のプラズマCVD装置であり、第1図(a)は全体の構成を示す略線的断面図、第1図(b)は電極部を下から見た平面図と第1図(c)は同部断面図をそれぞれ示す。

同図において、上部電極部1は主にガス取入れ口2、幅広電極部3、ガス吹出し口は透孔4等か

らなり、また所定の化学反応を起こして薄膜を形成させるためのウエハ9を載置させた下部電極5と該下部電極5の外周部の真空排気口6の下方にはチャンバ7を真空状態になすための真空ポンプ(図示せず)が設けられている。

真空排気口6の下方に設けられた真空ポンプによってチャンバ7の内部を例えばほぼ1 Torr程度の低圧状態に維持させておき、ガス取入れ口2よりプラズマガスとして用いる例えば SiH_4 、 NH_3 等の気体を取り入れてガス吹出し孔4から放出させ、さらにまた、高周波発生部8により上部電極部1と下部電極5とに高周波電圧を印加させて高周波放電をおこさせることにより、プラズマを形成する。このプラズマ中のイオン電子等によりウエハ9上において所定の化学反応がおこり薄膜がウエハ9上に成長して所望の半導体が形成される。しかしながら、従来は電極部が同図(a)及び(b)の如く円形のガス吹出し孔4のエッジ部10が孔開けされたままの鋭利な形状を有するために高電圧をかけると孔のエッジ部10に電界の集中が

起こり高周波放電が不均一性となりいわゆる異常放電を生じ易く、かかる異常放電下でプラズマCVDを行うと例えばウエハ9における膜厚成長速度が不均一となり、膜厚にムラが生じたり、また著しい場合には気相反応が発生してウエハ9上に白い粉が落下して所定の薄膜成長がなされず半導体の製造上不都合を生じていた。なお、上述の異常放電の発生は、例えば電極に設けられた孔の径を小さくすることによりある程度抑えることができるが、電極加工の困難な材質を用いた場合には小さなアバチヤが得られない欠点があった。

(4) 発明の目的

本発明は、上記従来の欠点に鑑み、プラズマCVD装置或いはプラズマエッチング装置の幅広電極部のガス吹出し孔をスリット状に形成することによって、均一なプラズマを生成し、さらにまた電極部内のスリットの直前部に多孔板を設けることによってさらに均一なプラズマを生成し、良好な半導体の膜厚成長を提供することを目的とするものである。

(5) 発明の構成

本発明の特徴は、チャンバ内にガス吹出し口を有する上部電極と下部電極を備え、下部電極にウエハを載置し該チャンバ内にガスを充填してプラズマ放電させてなる半導体製造装置において、上記上部電極のガス吹出し口の面積に対し周長の割合の大きい適宜形状の開口部を設けてなることを特徴とする半導体製造装置を提供することにある。

(6) 発明の実施例

以下、本発明の実施例について図面を用いて説明する。

第2図(a)、(b)は本発明半導体製造装置の構成を示す断面図と本発明の上部電極の構造を示す斜視断面図である。

第2図(a)、(b)において第1図(a)と同一部分には同一符号を付して重複説明を省略する。上部電極1'は幅広電極部3の下面のガス吹出し口をスリット4'となし、該ガス吹出し口をスリット4'を覆うように多孔板11を該ガス吹出し口の上に配設する。

これら上部電極1'と下部電極5間にウエハ9を配設し排気口6の下方延長上に設けられる真空ポンプによってチャンバ7の気密状態を例えばほぼ1 Torr程度の低圧状態に保たせる一方、高周波発生部8により上部電極1'と対向する下部電極5との間に高周波電圧印加させて高周波放電を発生させ、さらにガス取入れ口2よりプラズマを発生させるための例えば SiH_4 、 NH_3 等の気体を取入れて多孔板11を通過させて幅広電極部3'に設けたガス吹出し口用のスリット4'から放出させる。かかる上下電極板間の放電により、取入れられた例えば SiH_4 、 NH_3 等のガスはプラズマ状態になり、従ってラジカルやイオンが生成されウエハ9にて気相化学反応をおこして薄膜が形成される。なお、ここでガス吹出し口として第2図(b)の如き細長い形状を有するスリット4'を形成させている理由について説明する。一般的に円の面積に対する円周の割合 α は、半径を r とすると

$$\alpha = 2\pi r / \pi r^2 \propto 1/r$$

すなわち円の径が小さいほど円周の割合は大きくなり、従って、換言すれば、円の径が小さいほど電界密度が低く、故に電界の集中を抑えることが容易になる。従ってかかる異常放電の原因となる電界集中を防止するためには上述の如く開孔部の径の大きさを小さくする程良いわけであるが、實際上電極部の材質等により孔の径のスケーリングには一定の限度を有している。このためこれに代る方法として、ガス吹出し口の形状を細長い楕円若しくは本発明の実施例の如きスリット状開孔部を形成することによって電界集中が抑えられるため上記の異常放電は阻止可能となる。また、本発明の上部電極に設けたスリット4'上に設けた多孔板11はガスを振分ける機能を有しており、さらにガス吹出し口のスリット4'の直前に配した多孔板には円形の孔を多数穿設してやることでスリット4'からのガスの吹出しを均一にして下部電極5上に載置されたウエハ9の薄膜の成長も均一化が可能となった。

以上のようにスリット状ガス吹出し口を用いる

と、真円の孔よりも開口面積に比してエッジの長さを長くすることが可能であり電界集中を避けることができ、従って異常放電は起りにくくなる。またさらに必要に応じてスリット間隔を決めることは小さな孔を開けるよりはるかに容易に形成できる。

(7) 発明の効果

本発明の半導体製造装置を用いると、上部電極部におけるガス吹出し口の開孔部の面積に比して外縁周長の割合が大きいため、異常放電を起す原因となる電界の集中が阻止可能となり、均一な膜厚を有する半導体の製造が可能となる。

また、上部電極の製造の際に、例えば幅広電極部のスリットの形成加工が容易となり、より精度の高い製造装置が得られる。

4. 図面の簡単な説明

第1図(a)乃至(c)は従来のプラズマCVD装置における全体の構成を示す断面図と電極部の下から見た平面図及び同部断面図をそれぞれ示す。第2(a)、(b)は本発明半導体製造装置の構成を示す断面

図と本発明の特徴とする電極部の構造を示す斜視断面図である。


1. 1' . . . 上部電極部、 2 . . . ガス取
入れ口、 3, 3' . . . 幅広電極部、 4 . .
. . . スリット、 5 . . . 下部電極部、 7 . . .
. . . チャンバ部、 8 . . . 高周波発生部、 9 .
. . . ウエハ、 10 . . . エッジ部、 11 . . .
. . . 多孔板。

特許出願人 富士通株式会社

代理人弁理士 松岡 宏四郎



第 1 図



第 2 図

